配资世界网 ReRAM+FD-SOI，边缘AI的最优解

配资世界网

2026年9月20日，由芯原股份（VeriSilicon）主办的第11届上海FD-SOI论坛在上海开幕。Weebit Nano首席执行官Coby Hanoch发表了题为《面向高能效FD-SOI的ReRAM技术：从嵌入式存储到边缘AI与存内计算》的主题演讲，系统阐述了ReRAM（电阻式随机存取存储器）技术如何与FD-SOI工艺形成互补，共同推动下一代高能效智能SoC的发展。

嵌入式存储需求正在发生根本性演变

Hanoch在开篇指出，新应用和系统趋势正在推动嵌入式非易失性存储器（NVM）承担远超以往的使命。驱动这一变革的五大因素包括：边缘端智能化的加速、智能互联设备的普及、汽车与工业电子产品的增长、SoC中集成功能的增多，以及工艺持续微缩的需求。

“当我们审视当今的嵌入式技术时，系统对它们的要求正在快速增长。它们需要更加智能，正在迅速普及——那些原本简单的设计现在变得智能，无处不在。举个例子，汽车中有数十万颗芯片需要智能技术，机器人中也是如此。”Hanoch说道。

在此背景下，嵌入式NVM必须同时满足六项全新要求：更低的功耗、更高的性能、更大的存储密度、良好的可扩展性、高可靠性与耐久性，以及成本效益。传统嵌入式闪存已难以全面兼顾这些需求，这为新兴NVM技术打开了广阔空间。

Hanoch特别强调了功耗的重要性：“我们正在向更小的几何尺寸迈进，这使我们能够在单颗芯片上集成更多功能，而需求也在增长，尤其是对功耗的要求。这些设备依靠电池运行，机器人需要移动，汽车需要行驶，你不希望花大量时间给它们充电。你需要高性能，我们需要越来越大的存储容量，而可靠性和耐久性需求也在不断增长。”

Weebit ReRAM技术原理与低功耗特性

Weebit ReRAM基于氧空位导电细丝机制（OxRAM），采用1T1R（一个晶体管加一个电阻）的单元结构。通过在阻变层上施加不同电压，可实现导电细丝的形成与溶解，具体包括三个关键操作：

Forming：初始化导电细丝，在量产测试阶段完成；

SET：重建导电细丝，从高阻态（HRS）转为低阻态（LRS）；

RESET：部分溶解导电细丝，从LRS转回HRS。

Hanoch用通俗的语言解释了这一技术：“ReRAM是一种制造简单的技术，属于后道工序（BEOL）技术。基本上，我们在两层金属之间放置一个电介质层，可以选择你想要的金属层。一开始我们需要做所谓的Forming（成形），施加一次设定电压，在器件中形成导电细丝，这就是低阻态，即逻辑1。然后交替地，我们施加Vreset来断开细丝，获得更高的电阻，即逻辑0。再回到逻辑1、0，在低阻和高阻之间交替。”

Weebit ReRAM在堆叠结构中的数据对环境条件具有较强的耐受性。在功耗方面，Weebit ReRAM也表现出显著优势：读取电压低于1V，写入电压低于3V，无需先擦除再写入，电流极低，待机功耗为零，且操作速度快。

相比嵌入式闪存，ReRAM拥有四大优势

根据Yole Group数据显示，嵌入式新兴NVM市场将从2025年的约3亿美元增长至2031年的41亿美元，总复合年增长率约为56%，其中ReRAM的复合年增长率高达69%。到2031年，ReRAM预计将占据该市场50%的份额，MRAM占28%，PCM占22%。

Hanoch指出：“ReRAM现在已经被接受为闪存的主要替代品。虽然ReRAM目前的市场还很小，但预计在未来几年会快速增长，而ReRAM将占据最大的销售市场份额。但由于ReRAM便宜得多，所以如果按12英寸晶圆的销量来看，其出货量将达到其他新型存储的数倍。

为什么ReRAM能够在嵌入式新兴NVM市场占据50%的市场份额，Hanoch认为，这主要因为ReRAM相对于嵌入式闪存拥有以下四个方面的优势：

制造优势：附加晶圆成本比嵌入式闪存低3-4倍，仅需2个掩模版（对比闪存的约10个），制造步骤更少，周期更短。Hanoch强调：“ReRAM确实是一项伟大的技术。它的制造成本要低得多——它给芯片成本增加的部分少得多。”

性能优势：编程速度比嵌入式闪存快10-100倍，支持位/字节寻址，无需扇区擦除；耐久性超过10倍（已演示10万至100万次写入循环）；能效比嵌入式闪存高约100倍，得益于低压低电流的写入操作。

可扩展性与集成优势：可微缩至28nm以下，远超闪存的技术极限，已在28nm和22nm工艺上得到验证；采用后道工序（BEOL）集成，对模拟和功率器件零干扰，是PMIC和混合信号应用的最佳NVM方案。Hanoch补充道：“你可以微缩到小几何尺寸，肯定可以超越28nm，并且它可以在高温或辐射等极端环境中工作。”

可靠性优势：可在150°C高温下可靠工作，满足汽车级Grade-0条件；抗辐射能力比闪存高约350倍，同时具备抗电磁干扰（EMI）能力。

Hanoch强调：更低成本、更高性能和低功耗、更好可靠性、面向未来的可扩展性——这是ReRAM对嵌入式闪存的全面超越。“所以，在所有方面ReRAM都是更好的技术。”

广泛的条件验证与工艺覆盖

Weebit ReRAM已在多种条件下完成认证：工艺技术覆盖130nm成熟节点至22nm先进节点；温度范围从85°C标准条件延伸至150°C的AEC-Q100 Grade 0汽车级要求；标准方面满足JEDEC商业/工业级和AEC-Q100汽车级；耐久性从10K次典型要求到100K次高耐久性验证。

在具体工艺平台方面，Weebit ReRAM已在多个平台上实现认证或认证中状态：

130nm CMOS：125°C，10K次循环，128/256Kb，JEDEC认证完成；

130nm CMOS：150/175°C，100K次循环，256Kb，AEC-Q100认证完成；

22nm FD-SOI：125°C，10K次循环，8Mb，JEDEC初步认证完成；

65nm BCD：175°C，100K次循环，xMb，AEC-Q100认证进行中；

130nm CMOS：125°C，10K次循环，1Mb，JEDEC认证完成。

Hanoch表示：“我们已经认证了这项技术。我们在多个几何尺寸上进行了认证、我们在130nm上获得了认证、我们已经在22nm FD-SOI上完成了初步认证。我们认证达到了Grade 0等级。所以基本上我们的汽车级模块，都支持150摄氏度和Grade 0循环等，真正展示了在多种不同技术上的多次验证，已经准备好量产。有些产品已经用我们的技术制造出来，正在准备量产发布。”

ReRAM与FD-SOI：天然互补，强强联合

Hanoch还重点介绍了ReRAM与FD-SOI工艺之间的互补关系：FD-SOI具备低功耗运行、性能/功耗优化、集成灵活性以及适合边缘应用等特性；而ReRAM则提供低功耗非易失性存储、简单的BEOL集成、小存储占位、抗辐射和EMI能力，以及通往存内计算（IMC）的路径。两者结合，可打造高能效的边缘AI SoC。

Hanoch还特别强调了FD-SOI的独立体端子（Body Terminal）为ReRAM带来的独特优势：

正向体偏置（FBB）：增强ReRAM选择晶体管（1T）的编程电流传输能力；

反向体偏置（RBB）：在编程和读取操作期间降低漏电流；

可靠性提升：减少Forming和编程过程中对选择器件及外围电路的压力；

模拟鲁棒性：通过模拟角落与温度补偿，降低模拟电路性能的离散度。

Hanoch指出，FBB和RBB的结合，让ReRAM-on-FD-SOI能够通过单个体偏置端子灵活优化编程电流、漏电、可靠性和模拟鲁棒性，而无需改变工艺。

广阔的应用版图

ReRAM与FD-SOI的组合覆盖了广泛的应用领域：蜂窝通信、汽车电子、物联网、可穿戴设备、助听器、医疗设备，以及航空航天与国防。

这一技术组合的核心价值在于：FD-SOI提供低功耗、高性能、优异的模拟/射频集成能力和高可靠性；ReRAM提供低功耗非易失性存储、快速访问、高耐久性和可扩展的BEOL集成；两者结合，可打造面向任务关键型和智能系统的高集成度SoC。

ReRAM赋能AI推理：从边缘到存内计算

随着智能向数十亿边缘设备迁移，AI模型日益庞大和复杂，参数、数据和本地存储需求激增，持续学习和特征更新成为常态。这给存储器带来了新挑战：需要更大的片上存储容量，数据移动消耗功率并增加延迟，而电池寿命又对能耗预算构成严格限制。

Weebit ReRAM通过在计算引擎附近提供密集、低功耗的非易失性存储，减少数据移动，从而实现高效、响应迅速的边缘AI。

在AI架构演进路径上，Hanoch描绘了四个阶段：

传统方案：NVM闪存位于独立芯片，浪费面积和成本，功耗高，带宽受限，安全性差。Hanoch描述道：“你需要将数据从闪存复制到SRAM才能开始运行。它不仅比片上方案更贵，你还需要花很多时间复制数据，而且通信存在安全问题。所以这种方法有很多缺点。”

单芯片近存计算：消除外部NVM，消除大部分数据移动，实现低功耗，存储效率比SRAM高4倍。“现在如果你在FD-SOI上以更小的几何尺寸实现这个，你可以将ReRAM嵌入芯片本身，所以把SRAM和ReRAM放在一起，现在我们在那里有这两种存储器。当你打开系统时，它是即时启动的，你不再有安全问题。”Hanoch解释道。

ReRAM存内计算：在存储阵列内完成计算，彻底消除数据流量，实现超低功耗，支持模拟计算，可高效存储更大模型。

ReRAM神经形态计算：模拟大脑行为，对海量数据进行快速实时处理，能效提升三个数量级。

ReRAM实现存内计算的核心在于：数据存储和矩阵-向量计算在同一物理位置完成。ReRAM可以利用欧姆定律实现乘法运算（I=G·v，其中G为电导对应权重，v为施加电压对应输入），并利用基尔霍夫定律在交叉阵列结构中实现所有乘法结果的累加。输入向量通过施加电压表示，电导矩阵代表权重矩阵，列端的电流求和即为累加结果。

Hanoch用简洁的语言概括了这一过程：“当我们看AI计算时，我们实际上在这里做的是，我们把ReRAM的电阻作为权重，而电压实际上是输入，通过电阻。最后你只需要对电流求和，你就得到了乘法的结果。所以这确实是一件非常简单的事情，而且非常有效。数据不用去任何地方，你很快就能得到结果。”

对于存内计算应用，ReRAM具备极低功耗、可微缩至小几何尺寸、小单元结构以及支持多级单元（MLC）等优势。

Hanoch将Weebit ReRAM的发展路径划分为“现在”与“新兴”两个阶段。当下，嵌入式ReRAM已实现商业化，在多个平台完成认证，客户采用持续增长，并已产生收入。新兴方向则是以存储为中心的计算，包括近存计算、存内计算和神经形态计算。

在技术对比中，ReRAM在存储、模拟计算（IMC）和可扩展性三个维度均表现出优势，而闪存无法胜任模拟计算，MRAM在可扩展性上存在不足。Hanoch总结道，AI计算的未来需要可制造、可扩展、低成本且IMC就绪的存储器，ReRAM是少数接近商业量产的新兴NVM技术之一。

小结：

在演讲最后，Hanoch提炼了四个核心结论：Weebit ReRAM是当前已量产就绪的嵌入式NVM，提供更低功耗、更快访问、高耐久性和小面积；ReRAM与FD-SOI的目标高度互补，是低功耗、高性能、成本效益和集成灵活性的天然选择；ReRAM满足边缘AI的存储需求，支持低功耗、高密度和最小数据移动的片上NVM；ReRAM为存内计算提供了发展路径，随着计算向存储阵列内部迁移配资世界网，性能和能效将进一步提升。

富牛证券提示：文章来自网络，不代表本站观点。